Конфигурируемые решения компании Lattice Semiconductor для проектирования подсистем управления электропитанием

В процессе создания современных цифровых устройств разработчикам приходится уделять все больше внимания построению подсистем управления электропитанием. В статье рассматриваются решения компании Lattice Semiconduсtor, позволяющие упростить процесс разработки и существенно сократить время проектирования подсистем управления электропитанием.

Современные тенденции мирового рынка предъявляют высокие требования к производительности, быстродействию, энергопотреблению, размерам и стоимости электронных систем. Для удовлетворения этих требований многие производители используют сложные программируемые микросхемы (микропроцессоры, FPGA), специализированные микросхемы (ASSP, ASIC), высокоскоростные приемопередатчики (трансиверы, SERDES), AЦП, ЦАП, и др.

Создание подсистемы электропитания для современных сложных микросхем является трудоемкой задачей. Для одной такой микросхемы может понадобиться до 5 источников различных напряжений питания, с определенной последовательностью их подачи и снятия, а таких микросхем в одном устройстве может использоваться несколько, и требования к подаче питания у каждой из них могут быть свои. Подсистема питания должна также обеспечивать временную синхронизацию между сигналами сброса и включением напряжений питания, поддерживать возможность выбора источника питания, «горячую» замену и многие другие функции. Создание сложной подсистемы питания может существенно увеличить количество и стоимость используемых компонентов. А время, необходимое для разработки и отладки такой системы при использовании традиционных подходов, может возрасти в несколько раз.

Подсистемы управления электропитанием

Традиционные подходы к реализации схемы управления электропитанием сложных электронных плат предполагают использование нескольких разнотипных ИС, например, отдельные контроллеры горячей замены, генераторы сброса, контроллеры электропитания, и другие. При проектировании систем много усилий приходится тратить на координацию работы этих ИС. К тому же, для каждой такой ИС понадобятся дополнительные внешние компоненты - конденсаторы, резисторы и пр.

Увеличение количества используемых компонентов, и, как следствие, стоимости всей платы не является единственным недостатком такого подхода. Разработчику необходимо оптимальным образом подобрать ИС для каждой из функций управления, что приводит к увеличению времени разработки. Снятие с производства какой-либо из выбранных микросхем может привести к тому, что подсистему питания (и, соответственно, печатную плату всего устройства) придется разрабатывать заново.

Еще одним недостатком использования традиционного подхода является отсутствие гибкости. Микросхемы, реализующие какую-либо конкретную функцию, обычно не конфигурируются. При необходимости внесения изменений придется подбирать другую ИС и, возможно, заново разводить печатную плату.

Эти недостатки обуславливают необходимость поиска нового подхода к организации управления электропитанием платы, и компания Lattice Semiconductor предлагает такой подход.

Суть нового подхода заключается в интеграции всех функций управления питанием в одной ИС, с возможностью конфигурирования под конкретные задачи. Разработчикам больше не нужно каждый раз проектировать подсистему управления питанием, вместо этого достаточно будет только сконфигурировать одну и ту же ИС для удовлетворения потребностей каждой отдельной печатной платы.

Lattice Semiconductor предлагает несколько семейств конфигурируемых микросхем с интегрированными аналоговыми блоками для реализации всевозможных функций управления электропитанием.

Семейство Power Manager II

Микросхемы семейства Power Manager II предназначены для управления питанием любой системы, где используется несколько источников питания. Они могут заменить такие элементы, как контроллер горячей замены, контроллер последовательности подачи/снятия питания, генератор сигналов сброса, сторожевой таймер и другие. Семейство Power Manager II включает пять микросхем. Расшифровка наименований микросхем представлена на рис. 1.

Рис.1. Расшифровка наименований микросхем семейства Power Manager II.

Микросхемы этого семейства способны отслеживать одновременно до 12 напряжений с помощью быстродействующих компараторов и программируемых источников опорного напряжения, выдавать управляющие логические сигналы, измерять значения напряжений на шинах питания с помощью АЦП и осуществлять управление DC/DC-конвертерами. Также эти микросхемы предоставляют возможность считывать измеренные действующие значения напряжения через интерфейс I2C. Микросхемы программируются внутрисхемно, что позволяет быстро перенастраивать систему на этапе разработки и отладки. Функционирование подсистемы целиком определяется логикой работы проекта, загружаемого во встроенную CPLD и ограничивается только функциональными возможностями микросхемы. На рис. 2 показана архитектура самой старшей микросхемы этого семейства ispPAC-POWR1220AT8.

Рис. 2. Блок-схема микросхемы ispPAC-POWR1220AT8.

Применение микросхем Power Manager II позволяет создать гибкую подсистему электропитания и сократить время на ее настройку и отладку. Так, если при традиционном подходе для настройки источников питания сложных систем требуется применение подстроечных элементов, то для системы питания, созданной на основе Power Manager II, потребуется лишь внутрисхемное перепрограммирование микросхемы. Это позволяет создать универсальную подсистему электропитания с возможностью индивидуальной настройки для применения в различных устройствах. Краткие характеристики микросхем семейства Power Manager II приведены в табл. 1.

Семейство Platform Manager II

Микросхемы семейства Platform Manager II могут использоваться в широком спектре приложений, где большое внимание должно быть уделено схеме управления питанием платы. Семейство Platform Manager II включает 3 микросхемы: L-ASC10, LPTM21, LPTM21L. Сравнительные характеристики микросхем семейства Platform Manager II приведены в табл.2.

Микросхема L-ASC10 содержит только аналоговые блоки. Она позволяет контролировать 10 линий напряжения, 2 линии тока и 2 температурных канала. В состав L-ASC10 входят 20 высокоточных программируемых компараторов, которые фиксируют превышение или падение напряжения на каждой линии. Встроенный детектор ошибок, позволяет фиксировать возникновение нештатной ситуации на шине питания за время не большее 1 мкс. Встроенный ЦАП подстраивать выходное напряжение DC-DC конвертерами, а наличие четырех высоковольтных выходов позволяют управлять транзисторными ключами.

Функции управления питанием платы могут быть реализованы при использовании микросхемы L-ASC10 в связке с ПЛИС семейств MachXO2/MachXO3 компании Lattice Semiconductor. Алгоритм, реализованный на ПЛИС MachXO2/MachXO3, может контролировать состояние шин питания, управлять внешними DC-DC конвертерами и транзисторными ключами, регистрировать ошибки, а также управлять вентилятором. Такое решение является достаточно гибким, и его можно с легкостью использовать для управления большим количеством источников питания за счет добавления дополнительных микросхем L-ASC10. Система с одной ПЛИС MachXO2/MachXO3 может быть расширена для управления до 80 линиями напряжений питания, с использованием восьми микросхем L-ASC10. Требования к логике работы и количеству вводов/выводов определяют выбор микросхемы MachXO2.

Микросхемы LPTM21 и LPTM21L содержат такие же аналоговые блоки, как и L-ASC10. Но кроме аналоговой части эти микросхемы имеют также интегрированный массив программируемой логики (FPGA), который используется для реализации алгоритма управления питанием или других вспомогательных функций. Встроенная энергонезависимая память данных позволяет регистрировать нештатные ситуации, возникающие на шинах питания. Такие однокристальные решения на основе Platform Manager II применяются в тех случаях, когда для реализации логики работы подсистемы управления питанием требуется не более 1200 эквивалентных логических элементов и не более 100 пользовательских линий ввода/вывода. Количество контролируемых линий питания также может быть увеличено до 40, путем добавления трех дополнительных микросхем L-ASC10.

На рис. 3 показаны варианты построения систем управления питанием с использованием Platform Manager II

Рис. 3. Варианты архитектуры подсистемы управления питанием с использованием микросхем Platform ManagerII

Средства поддержки разработки

Для того, чтобы облегчить разработчику задачу проектирования подсистемы управления электропитанием, а конструктору — задачу проектирования соответствующей печатной платы, компания Lattice Semiconductor предлагает:

  • Подробную техническую документацию на микросхемы.
  • Примеры проектирования для различных приложений.
  • IP-ядра, которые реализуют, наиболее распространенные функции, такие как регистрация ошибок в энергонезависимой памяти, реализацию интерфейсов I2C или SPI.
  • Среду разработки PAC-Designer

Все вышеперечисленные средства бесплатные и доступны на официальном сайте Lattice Semiconductor. Кроме того, Lattice Semiconductor предлагает различные отладочные наборы с применением микросхем Power Manager II и Platform Manager II. Используя демонстрационные проекты и примеры проектирования, поставляемые с отладочными наборами для разработки, можно протестировать различные функции управления питанием.

Среда разработки PAC-DESIGNER

Для облегчения процесса проектирования систем управления питанием компания Lattice предлагает САПР PAC-Designer. Это полноценное средство проектирования для ИС Power Manager II. Процесс проектирования несложен, и результаты получаются достаточно быстро. PAC-Designer обеспечивает:

  • редактирование схемы в графическом виде: создание внутренних связей и установку величин программируемых параметров;
  • моделирование схемы;
  • создание конфигурационного файла и программирование устройства.

Разводку и установку значений параметров выполняют вручную. Но в среде разработки имеется и библиотека некоторых готовых решений, в том числе и для построения активных фильтров. Процесс проектирования в PAC-Designer включает в себя следующие этапы:

  1. Создание проекта;
  2. Конфигурирование аналоговых входных боков;
  3. Конфигурирование цифровых блоков;
  4. Имплементация алгоритма работы;
  5. Моделирование и отладка проекта;
  6. Программирование устройства.

Типовые примеры подсистем управления питанием с использованием микросхем компании Lattice Semiconductor.

1. Организация последовательности подачи/снятия питания.

Архитектура Power Manager II идеально подходит для организации необходимой последовательности включения и выключения напряжений питания. На рис. 4 показана типовая схема организации последовательной подачи питания с применением ispPAC-POWR1014A. Напряжения питания с DC-DC преобразователей поступают на пороговые компараторы, которые формируют сигналы для встроенной СPLD. Алгоритм, реализованный во встроенной СPLD, формирует сигналы разрешения для DC-DC преобразователей.

Рис. 4. Использование ispPAC-POWR1014A для последовательной подачи питания

2. Контроллеры «горячей замены» (hot swap controllers)

Контроллеры «горячей» замены ограничивают пусковой ток при подключении или замене модуля в комплексном устройстве. Кроме того, они обеспечивают номинальный режим по току и напряжению в цепи. На рис. 5 показано использование ispPAC-POWR1014A для реализации функций «горячей» замены. После подключения платы микросхема ispPAC-POWR1014A ждет, когда стабилизируется входное напряжение 5 В, затем формирует на выходе HVOUT1 напряжение для включения MOSFET-транзистора. На выходе HVOUT1 установлено ограничение по току (12,5 мкА). Такой ток медленно заряжает емкость затвора MOSFET-транзистора, в результате сопротивление канала транзистора также медленно опускается до своего значения RDS (десятки мОм). Такое плавное снижение сопротивления при включении MOSFET-транзистора уменьшает значение пускового тока. Применение такой схемы возможно только в маломощных системах.

Рис. 5. Использование ispPAC-POWR1014A для «горячей замены»

3. Резервирование источников электропитания

Одним из способов повышения надежности электронных систем является использование нескольких источников для каждой шины питания. На рис.6 показана реализация такой схемы с применением ИС ispPAC-POWR1014A. Здесь нагрузка получает ток от обоих MOSFET-транзисторов. Токи, протекающие через каждый из транзисторов, измеряются соответствующими токовыми компараторами ispPAC-POWR1014A. Микросхема ispPAC-POWR1014A удерживает MOSFET-транзистор во включенном состоянии только в том случае, если ток через него выше определенного порогового значения. Если токи в обоих плечах выше заданных пороговых значений, то оба MOSFET-транзистора включены. Микросхема ispPAC-POWR1014A отслеживает текущее значение тока в обоих плечах, и если ток через один из транзисторов падает ниже порога (например, из-за внезапного падения напряжения на соответствующей шине питания), то этот транзистор мгновенно выключается. При выключении транзистора обратный ток через него блокируется паразитным диодом, и нагрузка питается только через один транзистор.

Рис. 6.  Реализация функции резервирования источника питания с применением ispPAC-POWR1014A.

Заключение

Традиционные методы проектирования подсистем управления электропитанием с использованием набора нескольких однофункциональных ИС, имеют ряд существенных недостатков. Используя традиционный подход, разработчикам приходится искать баланс между стоимостью и функциональностью, что может поставить под угрозу надежность всей системы. Решения Lattice Semiconductor с применением микросхем семейств Power Manager II и Platform Manager II в подсистемах управления питанием обладают рядом преимуществ по сравнению с традиционной методологией проектирования:

  1. Уменьшение количества компонентов: Рассматриваемые в статье решения компании Lattice Semiconductor объединяют в одной ИС различные функции. Это позволяет как уменьшить количество используемых компонентов, так и перенастраивать одни и те же подсистемы для использования в различных устройствах.
  2. Повышение надежности: Использование микросхем Platform Manager II обеспечивает своевременное обнаружение неисправностей и быструю реакцию (не более 100 мкс) на их появление, обеспечивая тем самым высокую надежность системы. Поскольку все функции интегрированы в одной ИС, увеличение количества источников питания и других контролируемых параметров не влияют на надежность всей системы. Возможность регистрации неисправностей позволяет анализировать и устранять причины их возникновения.
  3. Сокращение времени проектирования: Удобные и простые в использовании средства разработки и моделирования компании Lattice Semiconductor позволяют быстро настроить и запрограммировать микросхему. Возможность  внутрисхемного программирования и виртуального моделирования уменьшают риски возникновения ошибок проектирования, а предоставляемые наборы документации, примеры проектирования и отладочные наборы позволяют существенно сократить время разработки.

Статья опубликована в журнале КиТ, №6' 2019 (июнь)